信息称英特尔已将3纳米以下制程片面交由台积电代工 全球裁员15%以求改动颓势 (英特尔信息服务)

媒体9月9日信息，据台媒“工商时报”报道，英特尔晶圆代工业务展开受阻，据称已将 3 纳米以下制程片面交由台积电代工，并启动全球裁员 15% 的方案以求改动颓势。

台媒援用一位“半导体行业人士”指出，先进制程投入本钱高昂，而随着竞争对手逐渐落后，行业出现“赢者通吃”的趋向。英特尔的 CPU 从 Lunar Lake 末尾采纳台积电代工方式，尽管英特尔仍在坚持晶圆代工业务，但博通等公司已对英特尔提供的服务感到担忧，以为其不适宜量产。

依据英特尔最新一季财报，晶圆代工业务盈余扩展至 28 亿美元（媒体备注：以后约 198.94 亿元人民币），营业利润率为-65.5%。英特尔公司坦言他们在爱尔兰工厂扩张Intel 3、Intel 4 制程的产能扩张给盈利带来了微小压力，目前他们正派过“降本增效”积极推进转型，方案在 2025 年节省 100 亿美元（以后约 710.51 亿元人民币）本钱、出售部分业务，并暂停分红。

该半导体行业人士强调，英特尔曾经没有退路，肯定增添一切不用要的支出，将资源集中投入中心芯片业务。

7纳米芯片多少钱一颗

编辑：感知芯视界 编辑：感知芯视界 三大晶圆代工厂近期颇受关注。 英特尔宣布2024年首季起，制造部门将独立营运，全力冲刺代工业务，三星电子前段时期发布第二代3nm工艺，两大巨头都想和台积电一争上下。 而台积电这边，一直维持抢先，2nm订单曾经末尾和客户洽谈。 2nm报价接近2.5万美元 2nm报价接近2.5万美元 据台媒电子时报报道，有IC设计业者表示，台积电不只3纳米大单简直通吃，2纳米也末尾展开协作洽谈。 多少钱方面，虽然半导体产业处于顺风，台积电仍强势再涨，进入7纳米以下先进制程世代后，晶圆代工报价其实愈来愈贵。 据台媒电子时报报道，有IC设计业者表示，台积电不只3纳米大单简直通吃，2纳米也末尾展开协作洽谈。 多少钱方面，虽然半导体产业处于顺风，台积电仍强势再涨，进入7纳米以下先进制程世代后， 据台媒电子时报报道，有IC设计业者表示，台积电不只3纳米大单简直通吃，2纳米也末尾展开协作洽谈。 多少钱方面，虽然半导体产业处于顺风，台积电仍强势再涨，进入7纳米以下先进制程 世代 后， 晶圆代工报价其实愈来愈贵IC设计业者表示，台积电3纳米多少钱维持2万美元上下，2纳米多少钱迫近2.5万美元，方案2025年量产。 5/4纳米约1.6万美元，7/6纳米每片晶圆报价翻倍冲上近1万美元。 IC设计业者表示， 台积电3纳米多少钱维持2万美元上下，2纳米多少钱迫近2.5万美元，方案2025年量产。 5/4纳米约1.6万美元，7/6纳米每片晶圆报价翻倍冲上近1万美元。 IC设计业者泄漏，由于三星、英特尔数年内难以弯道超车，芯片业者简直只能在台积电投片，在供货与议价上居于上风，能有折扣活动的是最大客户苹果，或是规模够大的订单。 详细代工价曝光 详细代工价曝光 前段时期，台积电晶圆以及先进工艺芯片代工价的表单也在推特上曝光。 从图片上可以看到台积电近年来的多少钱走势，全体多少钱也基本在IC设计业者提到的范围区间，不过，由于两张图片相反产品的报价也有差异，多少钱也仅做参考。 据用户Revegnus(@Tech_ReveWafer)发布的图片显示，从晶圆代工多少钱上看，台积电90nm制程2004年第四季度量产，报价每片晶圆为1650美元；28nm于2011年第四季度量产，每片晶圆报价2891美元；5nm制程2020年第一季度量产，报价为美元。 相比7nm制程的9346美元，5nm多少钱下跌81.77%。 图源：推特@Tech_ReveWafer Revegnus发布的另外一张图片，来自TheInformationNetwork统计的数据显示，目前台积电3nm制程报价为美元每片晶圆，将于2025年量产的2nm制程报价为美元每片晶圆。 不过，前一张图表2020年时5nm晶圆的代工报价为美元每片晶圆，而TheInformationNetwork的图表中，2020年时5nm晶圆的代工报价为美元每片晶圆，二者之间存在差异。 图源：推特@Tech_ReveWafer 虽然市场以为英特尔将晶圆代工业务整装待发的信息，能给台积电带来不少压力。 但有IC设计厂商以为，虽然多一个代工协作选择是坏事，但目前来看，不论是已进入3纳米GAA世代的三星，或是将陆续推出20A、18A制程的英特尔，在制程技术、良率、一条龙服务、客户信任与经济规模等条件方面都不及台积电，想要抢单多少钱只能更美丽。 此外，还有竞争对手和客户重合的相关存在，信任度也是疑问。 值得留意的是，先进制程至少3年前要末尾协作，台积电3纳米世代订单早与客户确立，而2025年量产的2纳米也已末尾洽谈，也让台积电在议价、供货等多方优势不时扩展。 今天内容就到这里啦，假设有任何疑问，或许想要失掉更多行业干货研报，可以私信我或许留言 今天内容就到这里啦，假设有任何疑问，或许想要失掉更多行业干货研报，可以私信我或许留言

重磅！制程工艺变天，“纳米数字游戏”里的“猫腻”要被终结了

不时以来，制程节点都是权衡工艺演进的关键数字。 一串看似无规律的数字，实践上面前隐含的是摩尔定律所划分的晶体管栅极最小线宽。

但摩尔定律每两年翻一番速度之下，早在1997年栅极长度和半截距就不再与这种节点称号婚配。 更何况行业已迫近1nm的极限，行业要求愈加迷信和愈加精细的表述方式。

日前，英特尔CEO帕特·基辛格（Pat Gelsinger）重磅宣布公司有史以来最为详细的制程技术路途图，不只宣布在2024年进入埃米（Ångstrom）时代，还宣布了将以愈加迷信先进的方式度量制程节点。 除此之外，与之相关的打破性架构和技术以及未来的规划逐一被披露。

在制程节点方面，帕特·基辛格宣布将会以每瓦性能作为关键目的来权衡工艺节点的演进，这是由于关于半导体产品来说，PPA（performance,power and area，性能、功耗、面积）是十分关键的目的。

依照目前的进度来说，英特尔在去年架构日正式宣布10nm SuperFin，并在后续新品中经常使用。 展望后续，将会以全新的方式命名。

Intel 10nm SuperFin： 这项技术是在2020年架构日正式宣布的，同年7月在Tiger Lake中经常使用；后续2021年至强Ice Lake和Agilex FPGA新产品中也已末尾经常使用。

彼时英特尔宣布的SuperFin技术，是一项媲美制程节点转换的技术。 SuperFin其实是两种技术的叠加，即Super MIM（Metal-Insulator-Metal）电容器+增强型FinFET晶体。 从参数过去看，增强型FinFET拥有M0和M1处关键层0.51倍的密度缩放、单元更小晶体密度更高、通孔电阻降低2倍、最低的两个金属层提高5-10倍电迁移。

Intel 7： 英特尔此前称之为10nm Enhanced SuperFin，即对SuperFin技术继续打磨。 Intel 7将会亮相的产品包括2021年面向客户端的Alder Lake以及 2022年第一季度面向数据中心的Sapphire Rapids。

据引见，经过对FinFET晶体管优化，每瓦性能对比此前发布的10nm SuperFin优化约10% - 15%。 优化方面包括更高应变性能、更低电阻的资料、新型高密度蚀刻技术、流线型结构，以及更高的金属堆栈成功布线优化。 而在本次宣布中英特尔彻底删除掉“nm”，改为综合PPA评定的每瓦性能。

Intel 4：英特尔此前称之为Intel 7nm。 Intel 4将于2022年下半年投产，2023年出货，产品包括面向客户端的Meteor Lake和面向数据中心的Granite Rapids。

要求留意的是，Intel 4是首个完全采用EUV光刻技术的英特尔FinFET节点，EUV采用高度复杂的透镜和反射镜光学系统，将13.5nm波长的光对焦，从而在硅片上刻印极庞大的图样。 相较于之前经常使用波长为193nm的光源（DUV）的技术，这是庞大的提高。 与Intel 7相比Intel 4的每瓦性能提高了约20%。

Intel 3： Intel 3继续受益于FinFET技术，Intel 3将于2023年下半年末尾消费相关产品。

这是一个比通常的规范全节点改良水平更高的晶体管性能优化。 Intel 3将成功更高密度、更高性能的库；提高了内在驱动电流；经过增加通孔电阻，优化了互连金属堆栈；与Intel 4相比，Intel 3在更多工序中参与了EUV的经常使用。 较之Intel 4，Intel 3将在每瓦性能上成功约18%的优化。

Intel 20A： PowerVia和RibbonFET这两项打破性技术正式开启了埃米时代，Intel 20A估量将在2024年推出。 所谓Intel 20A中的“A”代指埃米，1埃米Angstrom =10^-10，1纳米=10埃米。

依据引见，PowerVia是英特尔独有、业界首个反面电能传输网络，它消弭晶圆正面的供电布线需求，优化信号布线，同时增加下垂和降低搅扰。 RibbonFET是英特尔关于GAA晶体管的成功，是公司自2011年率先推出FinFET以来的首个全新晶体管架构，提供更快的晶体管开关速度，同时以更小的占用空间成功与多鳍结构相反的驱动电流。

Intel 18A： 这仅仅是一种前瞻性说法，未来英特尔将会继续优化RibbonFET，Intel 18A是面向2025年及更远的未来的。 此时，行业将继续向更小的埃米优化。

要求特别留意的是，英特尔还将会定义、构建和部署下一代High-NA EUV，并有望率先取得业界第一台High-NA EUV光刻机。 英特尔正与ASML亲密协作，确保这一行业打破性技术取得成功，逾越以后一代EUV。

经过观察路途图，实践上Intel制定的开展路途是围绕晶体管结构启动转变的。 在步入埃米时代Intel 20A之前，FinFET（Field-effect transistor）工艺依然拥有极大的优化空间，在步入埃米时代后直接转向GAA（Gate-All-Around）的RibbonFET。 此前台积电也曾表示，选择仍让3nm制程维持FinFET架构。

依据地下资料显示，时下先进制程技术方面，经常使用的均为FinFET（Field-effect transistor）技术，7nm是FinFET的物理极限，但得益于深紫外（DUV）和极紫外（EUV），制程得以打破7nm、5nm。 因此，不美观出Intel的想法与行业是分歧的，在Intel 4时刻完全引入EUV光刻技术，继续让FinFET结构发扬光大。

当然，英特尔的FinFET与行业不同之处在于叠加了Super MIM（Metal-Insulator-Metal）电容器，变为SuperFin技术。 该技术由一类新型的“高K”（ Hi-K）电介质资料成功，该资料可以堆叠在厚度仅为几埃厚的超薄层中，从而构成重复的“超晶格”结构。 这是一项行业内抢先的技术，抢先于其他芯片制造商的现有才干。

经过这样的叠加和对FinFET结构的继续优化，可以支撑制程节点转换到等效2nm节点。 但FinFET毕竟有极限，在制程抵达埃米级别之时，英特尔选择的也是GAA结构。 学术界普遍以为GAA是3nm/2nm之后晶体管的路，厂商也有相似GAAFET的发布。

英特尔将自己成功的GAA称之为RibbonFET，这是一种将栅极包裹在源极和漏极的工艺。 而从此时末尾，Intel也将会引入更高精度的EUV技术，称之为High-NA EUV，协助成功埃米级别的优化。 值得一提的是，High NA EUV光刻机可谓是炙手可热的产品，其目的是将制程推进到1nm以下，而传言中该光刻机本钱甚至超越一架飞机，大约3亿美元。

为什么英特尔执意要把数字放到埃米级别？从英特尔CEO的话中我们可以窥探一二，帕特·基辛格说：“摩尔定律仍在继续失效。 关于未来十年走向逾越‘1nm’节点的创新，英特尔有着一条明晰的途径。 我想说，在穷尽元素周期表之前，摩尔定律都不会失效，英特尔将继续应用硅的神奇力气不时推进创新。 ”

英特尔既是摩尔定律的发源地，也是忠实的执行者。 依照摩尔定律原本的划分方式2nm到1nm之间实质上还是拥有很大的开掘空间，而到1nm之先行业也要求一种全新的划分方式来定义制程节点。 此前，行业不时在普遍讨论硅极限的1nm之后的全球，英特尔则直接给出答案——埃米。

英特尔将制程节点变为每瓦性能的测量方式实践上也是有过先例的。 在笔者看来，这种度量方式愈加客观，更能让行业启动客观的性能对比。

另外，笔者以为，这种转变也是为了此前帕特·基辛格宣布的IDM 2.0的推进做预备。 IDM 2.0中，英特尔不只要开放代工业务，也将引入外部代工，以全新的制程节点测量方式能够简易客户启动横向对比。

资料显示，2017年英特尔引入了晶体管每平方毫米以及SRAM单元尺寸作为客观的对比目的，台积电7nm为90 MTr/mm2，而英特尔的10nm为100 MTr/mm2，这也就能解释为什么业界不时传言英特尔的10nm和7nm性能相当。

此前，笔者也曾撰文评论过行业存在的“纳米数字 游戏 ”现象。 虽然制程节点在发明之初，代指的还是栅极长度，但其实从1997年末尾，栅极长度和半节距与环节节点称号不再相婚配，之后的制程节点实践意义上不再与之相关。

代工厂在晶体管密度参与很少状况下，依然会为自己制程工艺命名新名，但实践上并没有位于摩尔定律曲线的正确位置。

台积电营销担任人Godfrey Cheng其实曾经也亲口供认，从0.35微米末尾，工艺数字代表的就不再是物理尺度，而7nm/N7只是一种行业规范化的属于而已，尔后还会有N5等说法。 同时，他表示也确实要求寻觅一种新的言语来对工艺节点启动描画。

笔者以为，英特尔在率先经常使用这种度量方式之后，能够有效敦促行业构成规范规范。 固然，英特尔并没有强迫要求行业启动一致度量，但英特尔依然是以开放的态度情愿将这种规则分享于外界，让摩尔定律得以在正确的路途上开展。

当然，不容无视的是，封装技术正在成为摩尔定律的新拐点。 不时以来，英特尔都将制程和封装放在一同，此次也有全新的封装技术被披露。

2.5D封装方面，英特尔宣布下一代Sapphire Rapids主机 CPU将成为采用EMIB（嵌入式多芯片互连桥接）批量出货的首个英特尔 至强 数据中心产品。 依据解释，这是业界初次经过EMIB将两个光罩尺寸的器件衔接在一同，最终让器件性能和单片处置器是一样的。 另外，英特尔还宣告了下一代EMIB的凸点间距将从55微米缩短至45微米。

3D封装方面，Foveros将会开创下一代Foveros Omni技术以及对Foveros Omni的补充技术Foveros Direct。 Foveros Omni之前名为ODI（Omni-Directional Interconnect），Foveros Direct之前名为Hybrid Bonding技术。 当然本次宣布并不只是名字的一致，相关技术也将会继续推进。

从技术角度来看，Foveros Omni支持裸片分解，将基于不同晶圆制程节点的多个顶片与多个基片混合搭配，经过高性能3D堆叠技术为裸片到裸片的互连和模块化设计提供了有限制的灵敏性。 Foveros Direct则成功了向直接铜对铜键合的转变，可以成功低电阻互连，并使得从晶圆制成到封装末尾，两者之间的界限不再那么截然。

封装虽然和摩尔定律没有直接关联，但却又影响着摩尔定律的开展。 这是由于封装能够增加芯片间的凸点间距，增大凸点密度。 全体的密度越大，实践上也代表着单位面积上晶体管数量越密。 英特尔不时洞察到这种相关，所以在此前宣布的六大支柱中是“制程&封装”这种兼并的相关。

除了技术上的宣发，英特尔宣布了两个重磅的协作信息：AWS将成为首个采用英特尔代工服务（IFS）先进封装处置方案的客户，高通将成为采用Intel 20A先进制程工艺的客户。

远望未来，制程和封装技术将继续飞扬。 在穷尽元素周期表之前，摩尔定律都不会失效， 探求 之路依然长路漫漫。

全全球只要荷兰可以制造顶级光刻机吗？

1、要素一：荷兰的ASML并不是一家白手起家的公司，而是从著名电子制造商飞利浦，独立出来的一个公 司，面前必需有相关的人员，经济上的资助。

2、要素二：ASML的光刻机中超越90%的零件都是向外推销的，这与他原来的对手，尼康和佳能是完全不同的。 正是由于这样的政策，使得他们能够在整个设备的不同部位同时取得全球上最先进的技术，而他们自身也可以腾出手来在部件整合和客户需求上做文章。

从而在一日千里的芯片制造行业取得竞争优势，而这种高新技术行业马太效应特别清楚，一旦有一点差距，很快就会迅速拉大。

3、要素三：“对中心技术的掌握”，最先进的EUV光刻技术，ASML拥有全球第二的专利开放量，说明即使是普遍地外包零件，他们依然对中心技术有着不懈的追求。

扩展资料：

ASML还有其共同的协作形式，ASML有一个十分奇特的规则，那就是只要投资ASML，才干够取得优先供货权，意思就果要求他自己的客户要先投资自己才行。

这样奇特的协作形式使得ASML取得了少量的资金，包括英特尔、三星、台积电、海力士都在ASML中有相当可观的股份，可以说大半个半导体行业都是ASML一家的协作同伴，构成了庞大的利益共同体，就算是技术研收回现了错误，也不会遭到很大的影响。

并不会要挟到ASML的市场占有率，而且不只仅是来自协作同伴的资金支持, 更多的还有技术支持。 比如ASML在EUV光刻技术上拥有全球第二的专利开放量，而全球第一是德国的蔡司公司，第三是韩国的海力士公司，而这两家公司都是ASML的协作同伴。